No artigo intitulado “Synaptic and neural behaviours in a standard silicon transistor“, os autores propõem uma abordagem inovadora para a implementação de redes neurais artificiais (ANNs) com alta eficiência energética e baixo custo de fabricação, explorando um elemento eletrônico clássico: o transistor MOSFET de silício convencional. Eles demonstram experimentalmente que, quando operado fora de sua configuração usual — em uma condição denominada punch-through —, esse tipo de transistor é capaz de reproduzir comportamentos neurais e sinápticos, que normalmente exigiriam circuitos complexos com múltiplos dispositivos.
Historicamente, as implementações físicas de ANNs em hardware utilizam circuitos baseados em transistores CMOS (metal–óxido–semicondutor complementar), com configurações que podem chegar a 18 transistores para representar um único neurônio e 6 para cada sinapse. Essa complexidade limita a escalabilidade, o consumo energético e o custo. A proposta dos autores é revolucionária: demonstrar que um único transistor CMOS, operado de maneira não convencional, pode exibir os comportamentos necessários para simular neurônios e sinapses artificiais, como limiar de disparo, histerese e plasticidade sináptica.
Mais impressionante ainda é o fato de que, ao adicionar apenas um segundo transistor ao circuito — formando o que eles chamam de célula NS-RAM (Neuro-Synaptic Random Access Memory) —, é possível ajustar de forma precisa os comportamentos eletrônicos para simular diferentes respostas sinápticas e neurais. A célula apresenta 100% de rendimento de fabricação, com baixíssima variabilidade entre dispositivos, utilizando processos industriais já consolidados na fabricação de chips CMOS.
Essa abordagem oferece uma solução prática e de curto prazo para a construção de redes neurais maiores, mais sofisticadas e energeticamente eficientes, utilizando tecnologias de fabricação já dominadas pela indústria. Ao evitar a dependência de materiais exóticos, como memristores ou transistores de tunelamento, o estudo representa um passo promissor rumo à próxima geração de hardware neuromórfico — chips que operam de forma semelhante ao cérebro humano.
Comportamentos Neuromórficos e Limitações Atuais
Para que redes neurais artificiais baseadas em hardware superem os computadores tradicionais em eficiência energética, é necessário que elas possam realizar tanto o processamento quanto o armazenamento de dados no mesmo local físico. Essa co-localização evita o custo energético associado à movimentação de dados entre unidades de memória e unidades de processamento, que é um gargalo crítico na computação tradicional.
Duas funcionalidades principais são esperadas nesses sistemas:
- Neurônios eletrônicos devem ser capazes de emitir sinais de saída não lineares, com comportamento de limiar ou histerese, quando estimulados por diversos sinais elétricos de entrada — um comportamento similar ao disparo de um neurônio biológico.
- Sinapses eletrônicas devem ser ajustáveis, ou seja, sua resistência elétrica deve poder ser modificada dinamicamente para facilitar ou inibir a conexão entre neurônios. Essa capacidade de mudança (ou plasticidade) representa o mecanismo de aprendizado das redes neurais. Ela pode ser de curto ou longo prazo, dependendo do papel da sinapse na rede.
Contudo, um único transistor CMOS, operando em sua configuração convencional, não é capaz de reproduzir sozinho esses comportamentos complexos. Isso levou à proliferação de soluções baseadas em múltiplos transistores: cerca de 18 transistores por neurônio e 6 por sinapse são usados em sistemas como o Intel Loihi ou o IBM NorthPole. Esses sistemas bio-inspirados são funcionais, mas caros, volumosos e difíceis de escalar.
Portanto, encontrar uma abordagem que reduza drasticamente a quantidade de componentes por neurônio ou sinapse — sem comprometer o desempenho funcional — é um dos desafios mais importantes na engenharia de hardware neuromórfico. Este é o ponto de partida que motivou os autores a explorar o comportamento não convencional dos transistores MOSFET padrão, operando no modo punch-through, como candidatos a representar funcionalmente essas unidades de forma isolada.
Transistores MOSFET em Regime Punch-Through: Imitação Neuronal e Sináptica
Nesta parte do estudo, os autores demonstram experimentalmente que um único transistor MOSFET padrão pode simular comportamentos neurais e sinápticos se for operado de maneira não convencional — especificamente, no limite de um fenômeno chamado punch-through por ionização de impacto.
O que é Punch-Through?
Normalmente, em um transistor tipo n-MOS, a corrente entre o dreno e a fonte é controlada pelo terminal de porta (gate). Quando o terminal do substrato (bulk) está aterrado, o dispositivo exibe seu comportamento padrão. No entanto, se esse terminal não for aterrado, a resistência do substrato torna-se significativa e surge um efeito chamado punch-through. Nesse estado, o campo elétrico é tão intenso que a região de depleção se estende por todo o canal do transistor, permitindo que elétrons e buracos sejam gerados por ionização de impacto. Isso resulta em um aumento abrupto e histerético da corrente, semelhante ao “efeito de joelho” (kink effect) já conhecido em dispositivos de corpo flutuante.
Ao explorar esse comportamento, os pesquisadores identificaram que a resposta do transistor pode ser usada para simular o limiar de disparo de um neurônio — ou seja, o ponto em que um impulso elétrico é gerado após certo nível de estímulo. Essa característica histerética é fundamental para o funcionamento de neurônios artificiais.
Configuração com Dois Transistores (Célula NS-RAM)
Para tornar esse comportamento mais controlável e reprodutível, os autores introduziram um segundo transistor, conectado ao terminal de bulk do primeiro, para formar uma célula chamada NS-RAM (Neuro-Synaptic RAM). Esse segundo transistor permite ajustar a resistência de conexão do bulk, usando uma tensão de controle chamada VG2. Com isso, foi possível controlar com precisão a histerese e a corrente de impacto, atingindo um comportamento replicável em mais de 30 chips diferentes — algo essencial para viabilidade industrial.
A célula de dois transistores apresentou:
- Comportamento de neurônio com disparo tipo leaky integrate-and-fire, resposta em rajadas e baixa energia por disparo (até 415 pJ/μm).
- Comportamento de sinapse com múltiplos níveis estáveis de resistência (até 14 estados distintos), permitindo simular plasticidade de curto e longo prazo, como facilitação e depressão sináptica.
Esse tipo de operação é possível sem recorrer a materiais exóticos, usando apenas transistores CMOS convencionais, o que viabiliza a produção em larga escala e com alta confiabilidade.
Plasticidade Sináptica de Curto Prazo em um Único Transistor
Nesta seção, os autores investigam como um único transistor CMOS padrão, com comprimento de canal de 500 nm e terminal de bulk flutuante, pode reproduzir comportamentos sinápticos de curto prazo. Isso inclui fenômenos como facilitação (aumento temporário da condutância sináptica após estímulos repetidos) e depressão (redução temporária da condutância devido à exaustão de recursos internos da sinapse).
Abordagem Experimental
Os transistores foram operados com pulsos elétricos de curta duração, com picos positivos no dreno para simular potenciação (fortalecimento sináptico) e picos negativos para simular depressão (enfraquecimento sináptico). A resistência do canal era medida após cada pulso, permitindo o monitoramento em tempo real do peso sináptico.
Foi observado um comportamento típico de aprendizagem sináptica, com aumento progressivo da condutância durante a sequência de pulsos positivos, e uma reversão desse efeito com a aplicação de pulsos negativos. A repetibilidade do comportamento foi excelente: mais de 200.000 ciclos completos (aproximadamente 7 milhões de pulsos) sem degradação funcional ou perda significativa de linearidade.
Controle e Precisão
O dispositivo demonstrou:
- 14 níveis distintos de condutância, com baixa variabilidade entre ciclos.
- Alta linearidade nos processos de potenciação e depressão, com desvios pequenos dos modelos exponenciais ideais.
- Amplitude ajustável do peso sináptico, variando a resistência entre 200 kΩ e 20 MΩ, ao modificar a tensão de porta (VG).
Um aspecto interessante foi a capacidade de reinicialização rápida do estado sináptico: com um único pulso de depressão mais intenso, o sistema retornava ao estado de repouso — característica fundamental para aplicações neuromórficas em tempo real.
Aprendizagem e Esquecimento
Os autores também testaram a decadência da memória sináptica (o processo de “esquecimento”). Após um ciclo de potenciação, foi aplicada apenas uma tensão de leitura constante, sem novos pulsos de estímulo. Observou-se uma decadência exponencial típica, compatível com os tempos característicos da plasticidade sináptica em sistemas biológicos.
Esses resultados demonstram que transistores padrão CMOS podem simular com sucesso sinapses com comportamento plástico, utilizando apenas técnicas de controle elétrico sobre componentes amplamente disponíveis na indústria. Isso representa uma alternativa mais simples, confiável e escalável em comparação a outras abordagens baseadas em memristores ou materiais exóticos.
Plasticidade Sináptica de Longo Prazo com Transistor Único
Após demonstrarem a plasticidade de curto prazo, os autores avançaram para testar se um único transistor com terminal de bulk flutuante poderia armazenar estados sinápticos por longos períodos de tempo, sem necessidade de manutenção ou recarga — uma característica essencial para sinapses com plasticidade de longo prazo em redes neurais artificiais.
Histerese e Modulação da Resistência
Foram aplicadas varreduras de tensão entre o dreno e a fonte (ID–VD), variando de 0 a 5 V, com a tensão de gate (VG) mantida constante. Observou-se uma histerese evidente nas curvas de corrente, cuja largura dependia do valor de VG (0,7 V, 0,8 V e 1,0 V). A relação entre os estados de alta e baixa resistência atingiu valores de até 12 vezes — comparável ao desempenho de memristores de última geração baseados em óxidos metálicos e materiais com mudança de fase.
Ao inverter a polaridade da tensão (varredura de 0 a -3 V), o estado sináptico pôde ser resetado, voltando à resistência inicial. Ao controlar cuidadosamente a amplitude do pulso de “depressão” (V_dep), foi possível ajustar com precisão o estado de resistência da sinapse, alcançando uma razão de até 35 vezes entre os estados RHRS e RLRS (de 15 MΩ até 400 kΩ com tensão de leitura de 0,5 V).
Retenção Prolongada dos Estados
Para validar o armazenamento duradouro, os pesquisadores submeteram o transistor a ciclos de potenciação e depressão, e então mantiveram uma tensão de leitura constante. O dispositivo foi capaz de manter ao menos seis estados distintos de resistência por mais de 10.000 segundos (cerca de 2,8 horas) sem refrescamento. Esse comportamento permaneceu estável mesmo quando:
- As leituras foram feitas com pulsos de 100 ms espaçados a cada 900 ms;
- O dispositivo foi submetido a altas temperaturas (85 °C).
Esses resultados descartam a possibilidade de retenção artificial por corrente contínua e demonstram a viabilidade de memória real de longo prazo.
Robustez em Regime Pulsado
A fim de simular condições mais realistas, semelhantes às encontradas em sistemas de IA em tempo real, os testes foram repetidos com pulsos curtos:
- 500 μs de duração,
- +5 V para potenciação, -3 V para depressão e 0,35 V para leitura.
Mesmo nesse regime pulsado, os transistores exibiram alternância consistente entre estados sinápticos distintos, com reprodutibilidade acima de 100.000 ciclos sem degradação — um marco impressionante para tecnologias baseadas em CMOS convencional.
Esses resultados sugerem que os transistores de bulk flutuante não apenas podem funcionar como sinapses de curto prazo, mas também como elementos de memória não volátil, comparáveis a memristores, porém utilizando tecnologia amplamente dominada pela indústria de semicondutores.
Célula NS-RAM: Integração Neurônio-Sinapse em Dois Transistores
A integração de sinapses e neurônios artificiais em um único bloco funcional altamente compacto é uma das conquistas mais promissoras deste estudo. Para isso, os autores desenvolveram a célula NS-RAM, composta por apenas dois transistores CMOS operando em modo punch-through. Essa célula permite a transição suave entre comportamentos puramente neurais e puramente sinápticos, de acordo com os parâmetros de operação aplicados.
Princípio de Funcionamento
O transistor principal da célula apresenta comportamento neuromórfico graças ao efeito de avalanche por ionização de impacto em regime de bulk flutuante. O segundo transistor funciona como um controlador da resistência de bulk, cujo terminal de controle é chamado VG2. Alterando-se o valor de VG2, é possível ajustar dinamicamente o comportamento da célula, modulando:
- A histerese e a não linearidade do disparo (comportamento neural);
- A estabilidade e a variabilidade da resistência (comportamento sináptico).
Essa flexibilidade possibilita que a mesma célula seja usada como sinapse ou como neurônio, dependendo do papel desejado dentro da rede neural.
Controle de Dinâmica Temporal
Os testes com rampas constantes de tensão mostraram que o tempo até o disparo do “neurônio” (representado pelo aumento abrupto de corrente) depende da frequência e amplitude do pulso de entrada. A célula pode ser ajustada para responder seletivamente a diferentes frequências de estímulo, como ocorre nos neurônios auditivos humanos (ex: mapeamento tonotópico da cóclea).
Além disso, a modulação de VG2 permite controlar:
- A frequência de disparo espontâneo,
- A refratariedade após o disparo,
- A plasticidade sináptica local.
Essa adaptabilidade torna o bloco NS-RAM uma unidade de construção ideal para redes neuromórficas versáteis, capazes de simular uma ampla gama de comportamentos biológicos.
Robustez e Reprodutibilidade
As células foram testadas em mais de 30 circuitos distintos, com VG2 fixado em 1,3 V, e demonstraram desempenho altamente reprodutível. Isso mostra que o segundo transistor compensa variações na resistência de bulk originadas por diferenças de fabricação entre chips, resolvendo um dos maiores obstáculos na aplicação prática de circuitos neuromórficos.
Vamos agora à sétima e última seção do artigo, dedicada à discussão geral dos resultados, comparações com outras tecnologias emergentes e projeções sobre a aplicabilidade industrial dos transistores MOSFET padrão como substitutos funcionais para neurônios e sinapses eletrônicos.
Discussão: Impactos, Comparações e Caminhos Futuros
Desempenho e Robustez
Os autores destacam que MOSFETs do tipo n, operando em condições de bulk flutuante, são capazes de mimetizar diversos comportamentos neurais e sinápticos com excelente desempenho. Esses dispositivos apresentaram:
- Alta eficiência energética, com consumo compatível ou superior a memristores;
- Baixa variabilidade entre dispositivos, essencial para aplicações em larga escala;
- Alta reprodutibilidade, mesmo após milhões de ciclos de operação;
- Pequena área ocupada, devido ao uso de apenas um ou dois transistores por célula.
Todas essas propriedades emergem de fenômenos bem compreendidos da física de semicondutores, como a distribuição de carga no canal e a ionização de impacto, e não exigem materiais especiais nem processos fabris não convencionais.
Limitações e Oportunidades
Embora os transistores operem em tensões relativamente elevadas (entre 3,6 e 4,5 V em pulsos de microssegundos), os autores argumentam que isso ainda é competitivo em comparação a dispositivos emergentes como memristores ou FETs de tunelamento. Além disso, tensões menores são possíveis com ajustes no projeto físico do transistor — como implantes anti-punch-through, engenharia do canal, ou a introdução de óxidos de alta constante dielétrica (high-k) para aumentar a eficiência de aprisionamento de carga.
Outro ponto forte está na compatibilidade com ferramentas de simulação tradicionais, como SPICE. Todos os comportamentos observados puderam ser replicados com modelos compactos padrão de MOSFETs, o que facilita a integração imediata em fluxos de projeto de circuitos já estabelecidos na indústria.
Integração e Escalabilidade
Um dos grandes entraves para a implementação de redes neurais inteiras (ANNs) com dispositivos emergentes sempre foi a falta de modelos confiáveis e o grande esforço necessário para criar periféricos compatíveis. Os MOSFETs convencionais, por outro lado, já possuem ecossistemas completos de projeto e fabricação, tornando viável sua utilização em produtos reais com mínima adaptação.
O trabalho também ressalta que, historicamente, o tempo entre a demonstração de um novo dispositivo e sua aplicação em uma ANN real de hardware pode levar mais de 7 anos. Com os MOSFETs em modo punch-through, esse tempo pode ser encurtado significativamente, pois todos os blocos e ferramentas já existem.
Conclusão
A proposta dos autores representa um avanço imediato e aplicável rumo à construção de redes neurais artificiais energeticamente eficientes, compactas e de baixo custo, sem a necessidade de reinventar processos industriais. A célula NS-RAM, com dois transistores CMOS padrão, pode desempenhar o papel de sinapse e neurônio com excelente desempenho e confiabilidade.
Dessa forma, o artigo conclui que os transistores CMOS operados de forma não convencional podem se tornar os blocos fundamentais para a próxima geração de computadores neuromórficos, tornando acessível, em termos de engenharia, o sonho de simular o cérebro humano em silício.
